CY7C1565KV18-450BZXC

CY7C1565KV18-450BZXC appartient à 72-Mbit QDR® Architecture II+ SRAM Four-Word Burst (2,5 cycles de latence de lecture). Toutes les entrées synchrones passent par des registres d'entrée contrôlés par les horloges d'entrée K ou K. Toutes les sorties de données passent par des registres de sortie contrôlés par les horloges d'entrée K ou K. Les écritures sont effectuées avec un circuit d'écriture auto-temporisé synchrone sur puce.

Le CY7C1565KV18 est une SRAM pipeline synchrone de 1,8 V, équipée de l'architecture QDR II+. Semblable à l'architecture QDR II, l'architecture QDR II+ se compose de deux ports distincts : le port de lecture et le port d'écriture pour accéder à la matrice de mémoire.

Le port de lecture a des sorties de données dédiées pour prendre en charge les opérations de lecture et le port d'écriture a des entrées de données dédiées pour prendre en charge les opérations d'écriture. L'architecture QDR II+ dispose d'entrées et de sorties de données séparées pour éliminer complètement le besoin de « tourner autour » du bus de données qui existe avec les périphériques d'E/S courants.

caractéristiques du produit